- 您現在的位置：買賣IC網 > PDF目錄371046 > MC68EN360ZP25 (MOTOROLA INC) QUad Integrated Communications Controller Users Manual PDF資料下載
參數資料
| 型號： | MC68EN360ZP25 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | QUad Integrated Communications Controller Users Manual |
| 中文描述： | 32-BIT, 25 MHz, RISC MICROCONTROLLER, PBGA357 |
| 封裝： | BGA-357 |
| 文件頁數： | 296/962頁 |
| 文件大小： | 2817K |
| 代理商： | MC68EN360ZP25 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁當前第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁第472頁第473頁第474頁第475頁第476頁第477頁第478頁第479頁第480頁第481頁第482頁第483頁第484頁第485頁第486頁第487頁第488頁第489頁第490頁第491頁第492頁第493頁第494頁第495頁第496頁第497頁第498頁第499頁第500頁第501頁第502頁第503頁第504頁第505頁第506頁第507頁第508頁第509頁第510頁第511頁第512頁第513頁第514頁第515頁第516頁第517頁第518頁第519頁第520頁第521頁第522頁第523頁第524頁第525頁第526頁第527頁第528頁第529頁第530頁第531頁第532頁第533頁第534頁第535頁第536頁第537頁第538頁第539頁第540頁第541頁第542頁第543頁第544頁第545頁第546頁第547頁第548頁第549頁第550頁第551頁第552頁第553頁第554頁第555頁第556頁第557頁第558頁第559頁第560頁第561頁第562頁第563頁第564頁第565頁第566頁第567頁第568頁第569頁第570頁第571頁第572頁第573頁第574頁第575頁第576頁第577頁第578頁第579頁第580頁第581頁第582頁第583頁第584頁第585頁第586頁第587頁第588頁第589頁第590頁第591頁第592頁第593頁第594頁第595頁第596頁第597頁第598頁第599頁第600頁第601頁第602頁第603頁第604頁第605頁第606頁第607頁第608頁第609頁第610頁第611頁第612頁第613頁第614頁第615頁第616頁第617頁第618頁第619頁第620頁第621頁第622頁第623頁第624頁第625頁第626頁第627頁第628頁第629頁第630頁第631頁第632頁第633頁第634頁第635頁第636頁第637頁第638頁第639頁第640頁第641頁第642頁第643頁第644頁第645頁第646頁第647頁第648頁第649頁第650頁第651頁第652頁第653頁第654頁第655頁第656頁第657頁第658頁第659頁第660頁第661頁第662頁第663頁第664頁第665頁第666頁第667頁第668頁第669頁第670頁第671頁第672頁第673頁第674頁第675頁第676頁第677頁第678頁第679頁第680頁第681頁第682頁第683頁第684頁第685頁第686頁第687頁第688頁第689頁第690頁第691頁第692頁第693頁第694頁第695頁第696頁第697頁第698頁第699頁第700頁第701頁第702頁第703頁第704頁第705頁第706頁第707頁第708頁第709頁第710頁第711頁第712頁第713頁第714頁第715頁第716頁第717頁第718頁第719頁第720頁第721頁第722頁第723頁第724頁第725頁第726頁第727頁第728頁第729頁第730頁第731頁第732頁第733頁第734頁第735頁第736頁第737頁第738頁第739頁第740頁第741頁第742頁第743頁第744頁第745頁第746頁第747頁第748頁第749頁第750頁第751頁第752頁第753頁第754頁第755頁第756頁第757頁第758頁第759頁第760頁第761頁第762頁第763頁第764頁第765頁第766頁第767頁第768頁第769頁第770頁第771頁第772頁第773頁第774頁第775頁第776頁第777頁第778頁第779頁第780頁第781頁第782頁第783頁第784頁第785頁第786頁第787頁第788頁第789頁第790頁第791頁第792頁第793頁第794頁第795頁第796頁第797頁第798頁第799頁第800頁第801頁第802頁第803頁第804頁第805頁第806頁第807頁第808頁第809頁第810頁第811頁第812頁第813頁第814頁第815頁第816頁第817頁第818頁第819頁第820頁第821頁第822頁第823頁第824頁第825頁第826頁第827頁第828頁第829頁第830頁第831頁第832頁第833頁第834頁第835頁第836頁第837頁第838頁第839頁第840頁第841頁第842頁第843頁第844頁第845頁第846頁第847頁第848頁第849頁第850頁第851頁第852頁第853頁第854頁第855頁第856頁第857頁第858頁第859頁第860頁第861頁第862頁第863頁第864頁第865頁第866頁第867頁第868頁第869頁第870頁第871頁第872頁第873頁第874頁第875頁第876頁第877頁第878頁第879頁第880頁第881頁第882頁第883頁第884頁第885頁第886頁第887頁第888頁第889頁第890頁第891頁第892頁第893頁第894頁第895頁第896頁第897頁第898頁第899頁第900頁第901頁第902頁第903頁第904頁第905頁第906頁第907頁第908頁第909頁第910頁第911頁第912頁第913頁第914頁第915頁第916頁第917頁第918頁第919頁第920頁第921頁第922頁第923頁第924頁第925頁第926頁第927頁第928頁第929頁第930頁第931頁第932頁第933頁第934頁第935頁第936頁第937頁第938頁第939頁第940頁第941頁第942頁第943頁第944頁第945頁第946頁第947頁第948頁第949頁第950頁第951頁第952頁第953頁第954頁第955頁第956頁第957頁第958頁第959頁第960頁第961頁第962頁
System Integration Module (SIM60)
6-52
MC68360 USER’S MANUAL
MOTOROLA
for up to eight banks of DRAMs. The DRAM controller provides eight RAS lines for up to
eight DRAM banks, four CAS lines and four parity (PRTY) lines (one for each data byte on
the QUICC system bus), and a parity error signal (PERR). The DRAM controller also pro-
vides multiplexed address lines for on-chip bus masters and an address mux signal (AMUX)
to support an external address muxing for external masters that wish to use the QUICC
DRAM controller for their accesses to DRAM. The DRAM controller also fully supports an
external MC68EC040 (or other MC68040 family variations) with the signals BADD2,
BADD3, TA, TS, and TBI.
Alternatively, a general-purpose chip select may be used instead of any DRAM bank.
NOTE
When one of the eight banks of memory is configured to control
DRAM, it is referred to as a DRAM bank. When one of the eight
banks of memory is configured to control standard memory
(such as SRAM and EPROM) or a peripheral, it is referred to as
an SRAM bank. Thus, the term “SRAM bank” is used to mean
“non-DRAM” in this description.
Some features are common to all eight memory banks. First, a full 32-bit address decode
for each memory bank is possible, with 17 bits having address masking. The full 32-bit
decode is available, even if all 32 address bits are not brought outside the QUICC. Each
memory bank includes a variable block size from 2 Kbytes up to 256 Mbytes). From 0 to 15
wait states may be programmed with DSACK generation. The memory bank can be used
by an external master, including the MC68EC040, in which case burst accesses are also
supported. Parity may be generated and checked for any memory bank (SRAM, DRAM,
etc.). Each memory bank may be selected for read-only or read/write operation. Byte-write
enable (WE) signals are available for each byte that is written to memory. Also, an output
enable (OE) signal is provided to eliminate external glue logic. Finally, the access to a mem-
ory bank may be restricted to only certain function codes for system protection. The function
code comparison occurs with a mask option also.
The memory controller functionality allows QUICC-based systems to be built very easily. For
instance, a minimal QUICC system may require no glue logic as shown in Figure 6-11. In
this example, CS0 is used for the boot EPROM, and RAS1 is used for the DRAM SIMM. The
WE signals are used to simplify the interface to the DRAM SIMM, and the OE signal is used
to simplify the interface to the EPROM. Byte parity is supported in this configuration.
NOTE:
If the WE signal of the QUICC is used to control memory write
operation, unless the memory width is 32 bit, the user must
specify the correct memory width with the SPS0-1 bits of the op-
tion register. For example, if the SPS is programed for a 16 bit
port size, only WE0 and WE1 will be asserted. If external asser-
tion of DSACK is used due to the algorithm of dynamic bus siz-
ing, the first bus cycle assumes a 32 bit port size and will output
WE for 32bit regardless of external DSACK encoding.
相關PDF資料 |
PDF描述 |
|---|---|
| MC68MH360CFE25 | QUad Integrated Communications Controller Users Manual |
| MC68MH360CRC25 | QUad Integrated Communications Controller Users Manual |
| MC68MH360FE25V | QUad Integrated Communications Controller Users Manual |
| MC68MH360FE33 | QUad Integrated Communications Controller Users Manual |
| MC68MH360RC25 | QUad Integrated Communications Controller Users Manual |
相關代理商/技術參數 |
參數描述 |
|---|---|
| MC68EN360ZP25L | 功能描述:IC MPU QUICC ETHER 25MHZ 357PBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標準包裝:2 系列:MPC8xx 處理器類型:32-位 MPC8xx PowerQUICC 特點:- 速度:133MHz 電壓:3.3V 安裝類型:表面貼裝 封裝/外殼:357-BBGA 供應商設備封裝:357-PBGA（25x25） 包裝:托盤 |
| MC68EN360ZP25LR2 | 功能描述:IC MPU QUICC 32BIT 25MHZ 357PBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標準包裝:1 系列:MPC85xx 處理器類型:32-位 MPC85xx PowerQUICC III 特點:- 速度:1.2GHz 電壓:1.1V 安裝類型:表面貼裝 封裝/外殼:783-BBGA，FCBGA 供應商設備封裝:783-FCPBGA（29x29） 包裝:托盤 |
| MC68EN360ZP25VL | 功能描述:微處理器 - MPU 25MHz 8.3MIPS RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數據總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數據 RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-324 |
| MC68EN360ZP33L | 功能描述:IC MPU QUICC 32BIT 33MHZ 357PBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標準包裝:1 系列:MPC85xx 處理器類型:32-位 MPC85xx PowerQUICC III 特點:- 速度:1.2GHz 電壓:1.1V 安裝類型:表面貼裝 封裝/外殼:783-BBGA，FCBGA 供應商設備封裝:783-FCPBGA（29x29） 包裝:托盤 |
| MC68EN360ZQ25L | 功能描述:微處理器 - MPU QUICC ETHRN RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數據總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數據 RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-324 |
發布緊急采購，3分鐘左右您將得到回復。